Popolna razlaga procesa izdelave čipov (2/2): od rezine do pakiranja in testiranja

Izdelava vsakega polprevodniškega izdelka zahteva na stotine procesov, celoten proizvodni proces pa je razdeljen na osem korakov:obdelava rezin - oksidacija - fotolitografija - jedkanje - nanašanje tankega filma - medsebojno povezovanje - testiranje - pakiranje.

5. korak: nanašanje tankega filma

Da bi ustvarili mikro naprave znotraj čipa, moramo nenehno nalagati plasti tankih filmov in odstraniti odvečne dele z jedkanjem ter dodati nekaj materialov za ločevanje različnih naprav. Vsak tranzistor ali pomnilniška celica je zgrajena korak za korakom skozi zgornji postopek. »Tanek film«, o katerem govorimo tukaj, se nanaša na »film« z debelino manj kot 1 mikron (μm, ena milijoninka metra), ki ga ni mogoče izdelati z običajnimi mehanskimi postopki obdelave. Postopek namestitve filma, ki vsebuje zahtevane molekularne ali atomske enote, na rezino je "odlaganje".

Za oblikovanje večplastne polprevodniške strukture moramo najprej narediti sklad naprave, to je, da na površino rezine izmenično zlagamo več plasti tankih kovinskih (prevodnih) filmov in dielektričnih (izolacijskih) filmov, nato pa odstranimo odvečno količino. dele s ponavljajočimi se postopki jedkanja, da tvorijo tridimenzionalno strukturo. Tehnike, ki se lahko uporabljajo za postopke nanašanja, vključujejo nanašanje s kemično paro (CVD), nanašanje z atomsko plastjo (ALD) in fizično nanašanje s paro (PVD), metode, ki uporabljajo te tehnike, pa lahko razdelimo na suho in mokro nanašanje.

Kemično naparjanje (CVD)

Pri kemičnem naparjevanju plini predhodniki reagirajo v reakcijski komori in tvorijo tanek film, pritrjen na površino rezine, in stranske produkte, ki se izčrpajo iz komore. S plazmo izboljšano kemično nanašanje s paro uporablja plazmo za ustvarjanje reaktantov. Ta metoda zmanjša reakcijsko temperaturo, zaradi česar je idealna za temperaturno občutljive strukture. Uporaba plazme lahko zmanjša tudi število nanosov, kar pogosto povzroči filme višje kakovosti.

Nanos atomske plasti (ALD)

Atomsko plastno nanašanje tvori tanke plasti z odlaganjem le nekaj atomskih plasti hkrati. Ključno pri tej metodi je kroženje neodvisnih korakov, ki se izvajajo v določenem vrstnem redu in ohranjanje dobrega nadzora. Prvi korak je premazovanje površine rezin s prekurzorjem, nato pa se uvedejo različni plini, ki reagirajo s predhodnikom, da na površini rezin nastane želena snov.

Fizično naparjanje (PVD)

Kot pove že ime, se fizično naparjanje nanaša na tvorbo tankih filmov s fizikalnimi sredstvi. Razprševanje je fizikalna metoda nanašanja s paro, ki uporablja argonovo plazmo za razprševanje atomov iz tarče in njihovo odlaganje na površino rezine, da tvori tanek film. V nekaterih primerih je mogoče naneseni film obdelati in izboljšati s tehnikami, kot je ultravijolična toplotna obdelava (UVTP).

6. korak: Medsebojna povezava

Prevodnost polprevodnikov je med prevodniki in neprevodniki (t. i. izolatorji), kar nam omogoča popoln nadzor nad pretokom električne energije. Postopki litografije, jedkanja in nanašanja na podlagi rezin lahko zgradijo komponente, kot so tranzistorji, vendar morajo biti povezani, da omogočijo prenos in sprejem energije in signalov.

Kovine se uporabljajo za medsebojno povezovanje tokokrogov zaradi svoje prevodnosti. Kovine, ki se uporabljajo za polprevodnike, morajo izpolnjevati naslednje pogoje:

· Nizka upornost: Ker morajo kovinska vezja prepuščati tok, morajo imeti kovine v njih nizek upor.

· Termokemijska stabilnost: Lastnosti kovinskih materialov morajo med postopkom medsebojnega povezovanja kovin ostati nespremenjene.

· Visoka zanesljivost: Ko se tehnologija integriranih vezij razvija, morajo biti tudi majhne količine kovinskih materialov za medsebojno povezavo dovolj trpežne.

· Stroški izdelave: Tudi če so izpolnjeni prvi trije pogoji, so stroški materiala previsoki, da bi zadostili potrebam množične proizvodnje.

Postopek medsebojnega povezovanja uporablja predvsem dva materiala, aluminij in baker.

Postopek medsebojnega povezovanja aluminija

Postopek medsebojnega povezovanja aluminija se začne z nanašanjem aluminija, nanosom fotorezista, osvetlitvijo in razvojem, čemur sledi jedkanje, da selektivno odstrani morebitni odvečni aluminij in fotorezist pred vstopom v proces oksidacije. Po zaključku zgornjih korakov se postopki fotolitografije, jedkanja in nanašanja ponavljajo, dokler medsebojna povezava ni končana.

Poleg odlične prevodnosti je aluminij tudi enostaven za fotolitografiranje, jedkanje in odlaganje. Poleg tega ima nizke stroške in dober oprijem na oksidni film. Njegove slabosti so, da zlahka korodira in ima nizko tališče. Poleg tega je treba za preprečitev reakcije aluminija s silicijem in povzročanja težav s povezavo dodati kovinske usedline, da se aluminij loči od rezine. Ta depozit se imenuje "pregradna kovina".

Aluminijasta vezja so oblikovana z nanašanjem. Ko rezina vstopi v vakuumsko komoro, se na rezino oprime tanek film, ki ga tvorijo aluminijevi delci. Ta postopek se imenuje "parno nanašanje (VD)", ki vključuje kemično parno nanašanje in fizično parno nanašanje.

Postopek medsebojnega povezovanja bakra

Ker postajajo polprevodniški procesi vse bolj izpopolnjeni in se velikosti naprav krčijo, hitrost povezave in električne lastnosti aluminijastih vezij niso več ustrezne, zato so potrebni novi vodniki, ki ustrezajo zahtevam glede velikosti in stroškov. Prvi razlog, zakaj lahko baker nadomesti aluminij, je, da ima manjši upor, kar omogoča hitrejše povezovanje naprav. Baker je tudi bolj zanesljiv, ker je bolj odporen proti elektromigraciji, gibanju kovinskih ionov, ko skozi kovino teče tok, kot aluminij.

Vendar pa baker težko tvori spojine, zaradi česar ga je težko izhlapeti in odstraniti s površine rezine. Da bi rešili to težavo, namesto jedkanja bakra nanesemo in jedkamo dielektrične materiale, ki tvorijo vzorce kovinskih linij, sestavljene iz jarkov in odprtin, kjer je to potrebno, in nato napolnimo zgoraj omenjene "vzorce" z bakrom, da dosežemo medsebojno povezavo, proces, imenovan "damascene" .

Ko atomi bakra še naprej difundirajo v dielektrik, se izolacija slednjega zmanjša in ustvari pregradno plast, ki atomom bakra prepreči nadaljnjo difuzijo. Na pregradni plasti se nato oblikuje tanek sloj bakrenega semena. Ta korak omogoča galvanizacijo, ki je polnjenje vzorcev z visokim razmerjem stranic z bakrom. Po polnjenju lahko odvečni baker odstranimo s kemično mehanskim poliranjem kovin (CMP). Po zaključku je mogoče nanesti oksidni film, odvečni film pa odstraniti s fotolitografijo in postopki jedkanja. Zgornji postopek je treba ponavljati, dokler bakrena medsebojna povezava ni dokončana.

Iz zgornje primerjave je razvidno, da je razlika med medsebojno povezavo med bakrom in aluminijem ta, da se presežek bakra odstrani s kovinskim CMP in ne z jedkanjem.

7. korak: Testiranje

Glavni cilj testa je preveriti, ali kakovost polprevodniškega čipa ustreza določenemu standardu, da bi odpravili pokvarjene izdelke in izboljšali zanesljivost čipa. Poleg tega testirani izdelki z napako ne bodo vstopili v korak pakiranja, kar pomaga prihraniti stroške in čas. Elektronsko razvrščanje matric (EDS) je preskusna metoda za rezine.

EDS je postopek, ki preverja električne značilnosti vsakega čipa v stanju rezin in s tem izboljša izkoristek polprevodnikov. EDS lahko razdelimo na pet korakov, kot sledi:

01 Nadzor električnih parametrov (EPM)

EPM je prvi korak pri testiranju polprevodniških čipov. Ta korak bo preizkusil vsako napravo (vključno s tranzistorji, kondenzatorji in diodami), ki je potrebna za polprevodniška integrirana vezja, da se zagotovi, da njihovi električni parametri ustrezajo standardom. Glavna funkcija EPM je zagotoviti podatke o izmerjenih električnih karakteristikah, ki bodo uporabljeni za izboljšanje učinkovitosti proizvodnih procesov polprevodnikov in zmogljivosti izdelkov (ne za odkrivanje izdelkov z napako).

02 Test staranja rezin

Stopnja napak polprevodnikov izhaja iz dveh vidikov, in sicer stopnje proizvodnih napak (višje v zgodnji fazi) in stopnje napak v celotnem življenjskem ciklu. Preskus staranja rezin se nanaša na preizkušanje rezin pod določeno temperaturo in AC/DC napetostjo, da bi odkrili izdelke, ki bi lahko imeli napake v zgodnji fazi, to je izboljšati zanesljivost končnega izdelka z odkrivanjem morebitnih napak.

03 Odkrivanje

Po končanem preizkusu staranja je treba polprevodniški čip povezati s preskusno napravo s kartico sonde, nato pa je mogoče na rezini izvesti preskuse temperature, hitrosti in gibanja, da se preverijo ustrezne polprevodniške funkcije. Za opis posameznih testnih korakov glejte tabelo.

04 Popravilo

Popravilo je najpomembnejši preskusni korak, saj je mogoče nekatere okvarjene čipe popraviti z zamenjavo problematičnih komponent.

05 Pikanje

Čipi, ki niso opravili električnega testa, so bili razvrščeni v prejšnjih korakih, vendar jih je treba še označiti, da jih ločimo. V preteklosti smo morali okvarjene čipe označiti s posebnim črnilom, da bi jih lahko prepoznali s prostim očesom, zdaj pa jih sistem samodejno razvrsti glede na vrednost testnih podatkov.

8. korak: Pakiranje

Po prejšnjih več postopkih bo rezina oblikovala kvadratne čipe enake velikosti (znane tudi kot "enojni čipi"). Naslednja stvar je pridobivanje posameznih čipov z rezanjem. Na novo odrezani čipi so zelo krhki in ne morejo izmenjevati električnih signalov, zato jih je treba obdelati ločeno. Ta proces je pakiranje, ki vključuje oblikovanje zaščitne lupine zunaj polprevodniškega čipa in jim omogoča izmenjavo električnih signalov z zunanjostjo. Celoten proces pakiranja je razdeljen na pet korakov, in sicer žaganje rezin, pritrditev enega čipa, medsebojno povezovanje, oblikovanje in testiranje embalaže.

01 Žaganje rezin

Da bi iz oblata odrezali nešteto na gosto razporejenih ostružkov, moramo zadnji del oblata najprej skrbno »zbrusiti« do debeline, ki ustreza zahtevam procesa pakiranja. Po brušenju lahko rezimo vzdolž rezalne črte na rezini, dokler se polprevodniški čip ne loči.

Obstajajo tri vrste tehnologije žaganja rezin: rezanje z rezili, lasersko rezanje in rezanje s plazmo. Rezanje z rezilom je uporaba diamantnega rezila za rezanje rezila, ki je nagnjeno k vročini zaradi trenja in ostankom ter tako poškoduje rezilo. Lasersko rezanje na kocke ima višjo natančnost in zlahka obdeluje rezine z majhno debelino ali majhnim razmikom med črtami. Plazemsko rezanje uporablja princip plazemskega jedkanja, zato je ta tehnologija uporabna tudi, če je razmik med črtami zelo majhen.

02 Enojni nastavek za rezine

Ko so vsi čipi ločeni od rezine, moramo posamezne čipe (enojne rezine) pritrditi na podlago (svinčni okvir). Funkcija podlage je zaščititi polprevodniške čipe in jim omogočiti izmenjavo električnih signalov z zunanjimi vezji. Za pritrditev čipov lahko uporabite tekoče ali trdne lepilne trakove.

03 Medsebojno povezovanje

Po pritrditvi čipa na podlago moramo povezati tudi kontaktni točki obeh, da dosežemo izmenjavo električnega signala. V tem koraku lahko uporabite dve metodi povezovanja: žično lepljenje s tankimi kovinskimi žicami in lepljenje s preklopnimi čipi s sferičnimi zlatimi bloki ali kositrnimi bloki. Spajanje žic je tradicionalna metoda, tehnologija lepljenja z obrnjenimi čipi pa lahko pospeši proizvodnjo polprevodnikov.

04 Oblikovanje

Po končani povezavi polprevodniškega čipa je potreben postopek oblikovanja, da se na zunanjost čipa doda paket za zaščito polprevodniškega integriranega vezja pred zunanjimi pogoji, kot sta temperatura in vlaga. Ko je kalup za embalažo izdelan po potrebi, moramo polprevodniški čip in epoksi zmes za vlivanje (EMC) vstaviti v kalup in ga zatesniti. Zapečateni čip je končna oblika.

05 Test pakiranja

Sekanci, ki so že dobili končno obliko, morajo prestati tudi končni defektološki test. Vsi končni polprevodniški čipi, ki vstopijo v končni preizkus, so končni polprevodniški čipi. Namestili jih bodo v preskusno opremo in nastavili različne pogoje, kot so napetost, temperatura in vlažnost za električne, funkcionalne in hitrostne preskuse. Rezultate teh testov je mogoče uporabiti za iskanje napak ter izboljšanje kakovosti izdelkov in učinkovitosti proizvodnje.

Razvoj tehnologije pakiranja

Ker se velikost čipa zmanjšuje in zahteve glede zmogljivosti naraščajo, je bila embalaža v zadnjih nekaj letih deležna številnih tehnoloških inovacij. Nekatere v prihodnost usmerjene tehnologije in rešitve za pakiranje vključujejo uporabo nanašanja za tradicionalne postopke v ozadju, kot je pakiranje na ravni rezin (WLP), procesi udarcev in tehnologija prerazporeditvenega sloja (RDL), kot tudi tehnologije jedkanja in čiščenja za prednji del izdelava rezin.

Kaj je napredno pakiranje?

Tradicionalno pakiranje zahteva, da je vsak čip izrezan iz rezine in vložen v kalup. Pakiranje na ravni rezin (WLP) je vrsta napredne tehnologije pakiranja, ki se nanaša na neposredno pakiranje čipa, ki je še vedno na rezini. Postopek WLP je najprej pakiranje in testiranje, nato pa ločitev vseh oblikovanih čipov od rezine naenkrat. V primerjavi s tradicionalno embalažo je prednost WLP nižji proizvodni strošek.

Napredno embalažo lahko razdelimo na 2D embalažo, 2,5D embalažo in 3D embalažo.

Manjša 2D embalaža

Kot smo že omenili, glavni namen postopka pakiranja vključuje pošiljanje signala polprevodniškega čipa navzven, izbokline, oblikovane na rezini, pa so kontaktne točke za pošiljanje vhodnih/izhodnih signalov. Te izbokline delimo na fan-in in fan-out. Prvi v obliki pahljače je znotraj čipa, drugi v obliki pahljače pa je zunaj območja čipa. Vhodno/izhodni signal imenujemo I/O (input/output), število vhodov/izhodov pa I/O count. Število I/O je pomembna osnova za določanje načina pakiranja. Če je število V/I nizko, se uporabi ventilatorska embalaža. Ker se velikost čipa po pakiranju ne spremeni veliko, se ta postopek imenuje tudi pakiranje čipov (CSP) ali pakiranje čipov na ravni rezin (WLCSP). Če je število V/I veliko, se običajno uporablja razpršeno pakiranje in poleg izboklin so potrebni sloji za prerazporeditev (RDL), ki omogočajo usmerjanje signala. To je "fan-out wafer-level packaging (FOWLP)."

2.5D embalaža

Tehnologija pakiranja 2.5D lahko spravi dve ali več vrst čipov v eno embalažo, hkrati pa omogoča bočno usmerjanje signalov, kar lahko poveča velikost in zmogljivost embalaže. Najpogosteje uporabljena metoda pakiranja 2,5D je namestitev pomnilniških in logičnih čipov v en sam paket prek silikonskega vmesnika. 2.5D embalaža zahteva osnovne tehnologije, kot so prehodne silicijeve povezave (TSV), mikro izbokline in RDL z majhnim korakom.

3D embalaža

Tehnologija 3D pakiranja lahko spravi dve ali več vrst čipov v eno embalažo, hkrati pa omogoča navpično usmerjanje signalov. Ta tehnologija je primerna za manjše polprevodniške čipe z večjim številom V/I. TSV se lahko uporablja za čipe z velikim številom V/I, žična vezava pa se lahko uporablja za čipe z nizkim številom V/I in na koncu tvori signalni sistem, v katerem so čipi razporejeni navpično. Osnovne tehnologije, potrebne za 3D-embalažo, vključujejo tehnologijo TSV in mikro izboklin.

Doslej je bilo v celoti uvedenih osem korakov izdelave polprevodniških izdelkov "obdelava rezin - oksidacija - fotolitografija - jedkanje - nanašanje tankega filma - medsebojno povezovanje - testiranje - pakiranje". Od "peska" do "čipov" polprevodniška tehnologija izvaja pravo različico "pretvarjanja kamnov v zlato".

VeTek Semiconductor je profesionalni kitajski proizvajalecPrevleka iz tantalovega karbida, Prevleka iz silicijevega karbida, Poseben grafit, Keramika iz silicijevega karbidainDruga polprevodniška keramika. VeTek Semiconductor je zavezan zagotavljanju naprednih rešitev za različne izdelke SiC Wafer za industrijo polprevodnikov.

Če vas zanimajo zgornji izdelki, nas kontaktirajte neposredno.  

Mob.: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

Elektronski naslov: anny@veteksemi.com